

07

디지털논리회로
조합논리회로

학습목표

- 반가산기, 전가산기, 고속 가산기, 반감산기, 전감산기 및 비교기 회로를 설계할 수 있다.
- 디코더와 인코더 동작 원리를 이해하고 응용회로를 설계할 수 있다.
- 멀티플렉서와 디멀티플렉서의 동작 원리를 이해하고 응용회로를 설계할 수 있다.
- 각종 코드를 변환하는 회로를 설계할 수 있다.
- 패리티 발생기와 검출기의 동작 원리를 이해하고 응용회로를 설계할 수 있다.

01. 가산기

02. 비교기

03. 디코더

04. 인코더


05. 멀티플렉서

06. 디멀티플렉서

07. 코드 변환기

08. 패리티 발생기/검출기

- 조합논리회로는 논리곱(AND), 논리합(OR), 논리 부정(NOT)의 세 가지 기본 논리 회로를 조합하여 구성한 논리 회로
- 조합논리회로는 입력변수, 논리 게이트, 그리고 출력변수들로 구성



조합논리회로 블록도

01. 가산기

반가산기

1 반가산기(half-adder, HA)

$$\begin{array}{r} A \\ + B \\ \hline C \ S \end{array} \quad \begin{array}{r} 0 \\ + 0 \\ \hline 0 \ 0 \end{array} \quad \begin{array}{r} 0 \\ + 1 \\ \hline 0 \ 1 \end{array} \quad \begin{array}{r} 1 \\ + 0 \\ \hline 0 \ 1 \end{array} \quad \begin{array}{r} 1 \\ + 1 \\ \hline 1 \ 0 \end{array}$$


S : sum
 C : carry

입력		출력	
A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


$$S = \overline{A}B + A\overline{B} = A \oplus B$$

$$C = A \cdot B$$

진리표와 논리식



논리회로



논리 기호

2 전가산기(full-adder, FA)

- 자리 올림수(carry)를 고려하여 만든 덧셈 회로


$$\begin{array}{r}
 C_i \quad 0 \quad 1 \quad 0 \quad 1 \quad 0 \quad 1 \quad 0 \quad 1 \\
 A \quad 0 \quad 0 \quad 1 \quad 1 \quad 0 \quad 0 \quad 1 \quad 1 \\
 + B \quad + 0 \quad + 0 \quad + 0 \quad + 0 \quad + 1 \quad + 1 \quad + 1 \quad + 1 \\
 \hline
 C_o S \quad 0 \ 0 \quad 0 \ 1 \quad 0 \ 1 \quad 1 \ 0 \quad 0 \ 1 \quad 1 \ 0 \quad 1 \ 0 \quad 1 \ 1
 \end{array}$$

입력			출력	
A	B	C _i	S	C _o
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$\begin{aligned}
 S &= \overline{A}\overline{B}C_i + \overline{A}B\overline{C}_i + A\overline{B}\overline{C}_i + ABC_i \\
 &= \overline{A}(\overline{B}C_i + B\overline{C}_i) + A(\overline{B}\overline{C}_i + BC_i) \\
 &= \overline{A}(B \oplus C_i) + A(\overline{B \oplus C_i}) \\
 &= A \oplus (B \oplus C_i) = (A \oplus B) \oplus C_i
 \end{aligned}$$

$$\begin{aligned}
 C_o &= \overline{A}BC_i + A\overline{B}C_i + AB\overline{C}_i + ABC_i \\
 &= C_i(\overline{A}B + A\overline{B}) + AB(\overline{C}_i + C_i) \\
 &= C_i(A \oplus B) + AB
 \end{aligned}$$


- 전가산기는 반가산기 2개와 OR 게이트 1개를 이용하여 구성



$$S = A \oplus B \oplus C_{in}$$

$$C_{out} = C_{in}(A \oplus B) + AB$$


논리회로



논리 기호


3 병렬 가감산기(parallel-adder/subtractor)

- 병렬 가산기 : 전가산기 여러 개를 병렬로 연결한 회로



전가산기를 이용한 병렬 가산기

- 병렬 가감산기 : 병렬 가산기의 B 입력을 부호 $S(\text{sign})$ 와 XOR하여 전가산기의 입력으로 사용함으로써 덧셈과 뺄셈이 모두 가능한 회로



병렬 가감산기

4 고속 가산기(high-speed-adder)

- 아랫단에서 윗단으로 전달되는 캐리 때문에 병렬 가산기는 속도가 매우 느리다는 단점이 있음
- 단점을 해결하기 위해 캐리 예측 가산기(carry-look-ahead-adder, CLA)를 사용
- CLA는 원리는 첫 번째는 A_i, B_i 모두가 1일 때, 또는 A_i, B_i 둘 중에 하나가 1이고 C_i 가 1일 때 캐리가 발생하므로 논리식은 다음과 같다.
- 4비트 가산기에서 위 식을 써보면 다음과 같다.

$$C_{i+1} = A_i B_i + (A_i \oplus B_i) C_i = A_i B_i + (A_i + B_i) C_i = G_i + P_i C_i$$

$$\text{where } G_i = A_i B_i \quad P_i = A_i \oplus B_i$$

G : generate
 P : propagate

$$C_1 = G_0 + P_0 C_0$$


$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$C_3 = G_2 + P_2 C_2 = G_2 + P_2 (G_1 + P_1 G_0 + P_1 P_0 C_0) = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_0$$

$$C_4 = G_3 + P_3 C_3 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_0$$

$$S_i = A_i \oplus B_i \oplus C_i = P_i \oplus C_i$$

- 캐리 예측 가산기는 S_i , P_i , G_i 를 발생시키는 부분 전가산기(PFA)와 위의 식 C_1, C_2, C_3, C_4 를 발생하는 캐리 예측 회로로 구성




캐리 예측기를 이용한 4bit 병렬 가산기


- 4비트 캐리 예측 가산기를 하나의 모듈로 만들어서 16비트 캐리 예측 가산기를 만들어 사용

$$P_G = P_3 P_2 P_1 P_0$$


$$G_G = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0$$



캐리 예측기를 이용한 16bit 병렬 가산기




캐리 예측 발생기 IC 74182의 회로




캐리 예측 발생기 IC 74182의 핀 배치도

□ IC 7483 / 74283


- 4비트 2진 전가산기이며, 내부에 carry look ahead 회로 내장



개념도



IC 7483 핀 배치도




IC 74283 핀 배치도

예제 7-1

4비트 병렬 가산기인 IC 7483 두 개를 사용하여 8비트 병렬 가산기를 구성하여라.

풀이

하위 가산기(IC1)의 캐리 출력(14번 핀)을 상위 가산기(IC2)의 캐리 입력(13번 핀)으로 연결하면 된다. 하위 가산기는 캐리 입력이 없으므로 IC1의 13번 핀은 접지한다.



End of Example

5 BCD 가산기

- BCD 코드는 2진수와 달리 표현범위가 0에서 9까지이다.
- 그러므로 BCD 계산을 하려면 결과를 보정해 주어야 한다.
- 2진수 합의 결과가 1010~1111인 경우 보정
- 6+7=13인 경우

$$\begin{array}{r} 0110 \\ + 0111 \\ \hline 1101 \end{array} \quad \begin{array}{c} \rightarrow \\ \text{보정 } +6 \end{array} \quad \begin{array}{r} 1101 \\ + 0110 \\ \hline 10011 \end{array}$$

BCD 덧셈표

2진 합					BCD 합					10진값
K	Z_8	Z_4	Z_2	Z_1	C	S_8	S_4	S_2	S_1	
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	2
0	0	0	1	1	0	0	0	1	1	3
0	0	1	0	0	0	0	1	0	0	4
0	0	1	0	1	0	0	1	0	1	5
0	0	1	1	0	0	0	1	1	0	6
0	0	1	1	1	0	0	1	1	1	7
0	1	0	0	0	0	1	0	0	0	8
0	1	0	0	1	0	1	0	0	1	9
0	1	0	1	0	1	0	0	0	0	10
0	1	0	1	1	1	0	0	0	1	11
0	1	1	0	0	1	0	0	1	0	12
0	1	1	0	1	1	0	0	1	1	13
0	1	1	1	0	1	0	1	0	0	14
0	1	1	1	1	1	0	1	0	1	15
1	0	0	0	0	1	0	1	1	0	16
1	0	0	0	1	1	0	1	1	1	17
1	0	0	1	0	1	1	0	0	0	18
1	0	0	1	1	1	1	0	0	1	19


01. 가산기

BCD 가산기

$Z_8Z_4 \backslash Z_2Z_1$		Z_2Z_1			
		00	01	11	10
00		0	0	0	0
01		0	0	0	0
11		1	1	1	1
10		0	0	1	1

$$C = K + Z_8Z_4 + Z_8Z_2$$

BCD 합에서 캐리를 만들어 주어야 하는 경우의 논리식



BCD 가산기

6 반감산기와 전감산기


□ 반감산기

- 반감산기(half subtractor)는 한 자리 2진수 2개를 입력하여 차(D : difference)와 빌림 수(K : borrow)를 계산하는 뺄셈 회로다.

$$\begin{array}{r}
 A \\
 - B \\
 \hline
 K \ D
 \end{array}
 \quad
 \begin{array}{r}
 0 \\
 - 0 \\
 \hline
 0 \ 0
 \end{array}
 \quad
 \begin{array}{r}
 0 \\
 - 1 \\
 \hline
 1 \ 1
 \end{array}
 \quad
 \begin{array}{r}
 1 \\
 - 0 \\
 \hline
 0 \ 1
 \end{array}
 \quad
 \begin{array}{r}
 1 \\
 - 1 \\
 \hline
 0 \ 0
 \end{array}$$

입력	출력	설명($D=A-B$)		
$A \ B$	$D \ K$	뺄셈이 안 되면 위에서 빌려 와서 계산한다.		
0 0	0 0	$0 - 0 = 0$	빌림 수 없음 ($K=0$)	$\therefore D = 0$
0 1	1 1	$0 - 1 = -1$	빌림 수 2 ($K=1$)	$\therefore D = 2 - 1 = 1$
1 0	1 0	$1 - 0 = 1$	빌림 수 없음 ($K=0$)	$\therefore D = 1$
1 1	0 0	$1 - 1 = 0$	빌림 수 없음 ($K=0$)	$\therefore D = 0$

진리표



$$D = \bar{A}B + A\bar{B} = A \oplus B$$

$$K = \bar{A}B$$

논리회로 및 논리식

□ 전감산기

- 전감산기(full subtractor)는 두 2진수 입력 A, B 와 아래 단으로 빌려주는 수 K_i 를 포함하여 $A - B - K_i$ 를 계산하는 조합논리회로다. 계산이 안 될 때, 즉, $A - B - K_i$ 가 음수이면 위의 자리에서 빌려와서 계산한다.
- 위에서 빌려 오는 수는 현재 자리보다 한 단계 높은 자리이므로 2이다.


01. 가산기

반감산기와 전감산기

입력	출력	설명($D = A - B$)		
$A \ B \ K_i$	$D \ K_o$	뺄셈이 안 되면 위에서 빌려 와서 계산한다.		
0 0 0	0 0	$0 - 0 - 0 = 0$	빌림 수 없음 ($K_o=0$)	$\therefore D = 0$
0 0 1	1 1	$0 - 0 - 1 = -1$	빌림 수 2 ($K_o=1$)	$\therefore D = 2 - 1 = 1$
0 1 0	1 1	$0 - 1 - 0 = -1$	빌림 수 2 ($K_o=1$)	$\therefore D = 2 - 1 = 1$
0 1 1	0 1	$0 - 1 - 1 = -2$	빌림 수 2 ($K_o=1$)	$\therefore D = 2 - 2 = 0$
1 0 0	1 0	$1 - 0 - 0 = 1$	빌림 수 없음 ($K_o=0$)	$\therefore D = 1$
1 0 1	0 0	$1 - 0 - 1 = 0$	빌림 수 없음 ($K_o=0$)	$\therefore D = 0$
1 1 0	0 0	$1 - 1 - 0 = 0$	빌림 수 없음 ($K_o=0$)	$\therefore D = 0$
1 1 1	1 1	$1 - 1 - 1 = -1$	빌림 수 2 ($K_o=1$)	$\therefore D = 2 - 1 = 1$

$$\begin{aligned}
 D &= \overline{A}\overline{B}K_i + \overline{A}B\overline{K_i} + A\overline{B}\overline{K_i} + ABK_i \\
 &= \overline{A}(\overline{B}K_i + B\overline{K_i}) + A(\overline{B}\overline{K_i} + BK_i) \\
 &= \overline{A}(B \oplus K_i) + A(\overline{B} \oplus \overline{K_i}) \\
 &= A \oplus (B \oplus K_i) = (A \oplus B) \oplus K_i
 \end{aligned}$$

$$\begin{aligned}
 K_o &= \overline{A}\overline{B}K_i + \overline{A}B\overline{K_i} + A\overline{B}\overline{K_i} + ABK_i \\
 &= (\overline{A}\overline{B} + AB)K_i + \overline{A}B(\overline{K_i} + K_i) \\
 &= (\overline{A} \oplus B)K_i + \overline{A}B
 \end{aligned}$$



02. 비교기

1비트 비교기

□ 1비트 비교기


- 2진 비교기(comparator) : 두 개의 2진수의 크기를 비교하는 회로

입력		출력			
A	B	$A=B$ F_1	$A \neq B$ F_2	$A > B$ F_3	$A < B$ F_4
0	0	1	0	0	0
0	1	0	1	0	1
1	0	0	1	1	0
1	1	1	0	0	0

$$F_1 = \overline{A \oplus B}, \quad F_2 = A \oplus B,$$

$$F_3 = A\overline{B}, \quad F_4 = \overline{A}B$$

진리표와 논리식



회로도

02. 비교기

2비트 비교기

□ 2비트 비교기

입력		출력			
A	B	$A=B$	$A \neq B$	$A > B$	$A < B$
A_2A_1	B_2B_1	F_1	F_2	F_3	F_4
0 0	0 0	1	0	0	0
	0 1	0	1	0	1
	1 0	0	1	0	1
	1 1	0	1	0	1
0 1	0 0	0	1	1	0
	0 1	1	0	0	0
	1 0	0	1	0	1
	1 1	0	1	0	1
1 0	0 0	0	1	1	0
	0 1	0	1	1	0
	1 0	1	0	0	0
	1 1	0	1	0	1
1 1	0 0	0	1	1	0
	0 1	0	1	1	0
	1 0	0	1	1	0
	1 1	1	0	0	0

진리표

02. 비교기

2비트 비교기

A_2A_1	B_2B_1			
	00	01	11	10
00	1			
01		1		
11			1	
10				1

$$F_1 = \overline{(A_2 \oplus B_2)} \overline{(A_1 \oplus B_1)}$$

A_2A_1	B_2B_1			
	00	01	11	10
00		1	1	1
01	1		1	1
11	1	1		1
10	1	1	1	


$$F_2 = (A_2 \oplus B_2) + (A_1 \oplus B_1)$$

A_2A_1	B_2B_1			
	00	01	11	10
00				
01	1			
11	1	1		1
10	1	1		

$$F_3 = A_2 \overline{B_2} + A_1 \overline{B_2} \overline{B_1} + A_2 A_1 \overline{B_1}$$

A_2A_1	B_2B_1			
	00	01	11	10
00		1	1	1
01			1	1
11				
10			1	


$$F_4 = \overline{A_2} B_2 + \overline{A_2} \overline{A_1} B_1 + \overline{A_1} B_2 B_1$$



2비트 비교기 회로

□ IC 7485(4비트 비교기)

- 7485는 $A_3 \sim A_0$ 와 $B_3 \sim B_0$ 의 크기를 비교하는 회로
- $A > B$ 일 때 $AGBO$ 의 출력이 1, $A < B$ 일 때 $ALBO$ 의 출력이 1, $A = B$ 일 때 $AEBO$ 의 출력이 1이 된다.
- 확장 입력 $AGBI, ALBI, AEBI$ 는 LSB로 입력되며, 즉, 아랫단의 $AGBO, ALBO, AEBO$ 의 출력이 윗단의 $AGBI, ALBI, AEBI$ 의 입력이 된다. 맨 아랫단의 $AGBI, ALBI$ 는 0을 $AEBI$ 는 1을 입력한다.



IC 7485 핀 배치도

02. 비교기


4비트 비교기

입 력							출 력		
A_3, B_3	A_2, B_2	A_1, B_1	A_0, B_0	$AGBI$	$ALBI$	$AEBI$	$AGBO$ $A > B$	$ALBO$ $A < B$	$AEBO$ $A = B$
$A_3 > B_3$	×	×	×	×	×	×	1	0	0
$A_3 < B_3$	×	×	×	×	×	×	0	1	0
$A_3 = B_3$	$A_2 > B_2$	×	×	×	×	×	1	0	0
$A_3 = B_3$	$A_2 < B_2$	×	×	×	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	×	×	×	×	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 < B_1$	×	×	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	×	×	×	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	×	×	×	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	0	0	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	1	0	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	0	1	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	1	1	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	0	1	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	1	1	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	1	0	0	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	0	0	1	1	0


4비트 비교기 IC 7485 진리표

02. 비교기

4비트 비교기



IC 7485 크기 비교기 회로



7485 IC를 이용한 16비트 비교 회로


02. 비교기

비교기

예제 7-2

4비트 비교기인 IC 7485를 사용하여 각 입력파형에 대한 출력 파형을 그려보시오.

풀이




End of Example

□ 디코더(decoder)

- 디코더 : 입력선에 나타나는 n 비트의 2진 코드를 최대 2^n 개의 서로 다른 정보로 바꿔주는 조합논리회로
- 인에이블(enable)단자를 가지고 있는 경우는 디멀티플렉서의 기능도 수행
- 실제 상용 IC의 경우에는 디코더와 디멀티플렉서의 기능으로 모두 사용

74138	3×8 디코더/디멀티플렉서
74139	독립된 2개의 2×4 디코더/디멀티플렉서
74154	4×16 디코더/디멀티플렉서



디코더와 인코더의 기능

03. 디코더

1×2 디코더


1 1×2 디코더

- 1개의 입력에 따라서 2개의 출력 중 하나가 선택

입력	출력	
A	Y_1	Y_0
0	0	1
1	1	0

$$Y_0 = \bar{A} \quad Y_1 = A$$

진리표와 논리식




□ 인에이블이 있는 1×2 디코더

입력		출력	
E	A	Y_1	Y_0
0	0	0	0
0	1	0	0
1	0	0	1
1	1	1	0

$$Y_0 = E\bar{A} \quad Y_1 = EA$$

진리표와 논리식



2 2×4 디코더


- 2개의 입력에 따라서 4개의 출력 중 하나가 선택

입력		출력			
B	A	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

$$Y_0 = \overline{B}\overline{A} \quad Y_1 = \overline{B}A$$

$$Y_2 = B\overline{A} \quad Y_3 = BA$$

진리표와 논리식



회로도

□ 2×4 NAND 디코더


- 실제 IC들은 AND게이트가 아닌 NAND 게이트로 구성

입력		출력			
B	A	Y_3	Y_2	Y_1	Y_0
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1	1	1

$$Y_0 = \overline{\overline{B}} \overline{\overline{A}} \quad Y_1 = \overline{\overline{B}} \overline{A}$$

$$Y_2 = \overline{B} \overline{\overline{A}} \quad Y_3 = \overline{B} A$$

진리표와 논리식



회로도

□ 인에이블이 있는 2×4 디코더


- 대부분의 IC 디코더들은 인에이블(enable) 입력이 있어서 회로를 제어한다.
- $E=1$ 일 때만 출력이 동작

입력			출력			
E	B	A	Y_3	Y_2	Y_1	Y_0
0	×	×	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

$$Y_0 = E\bar{B}\bar{A} \quad Y_1 = E\bar{B}A$$

$$Y_2 = EB\bar{A} \quad Y_3 = EBA$$

진리표와 논리식



회로도

□ 인에이블이 있는 2×4 NAND 디코더


- NAND 게이트로 구성된 인에이블(enable) 입력이 있는 회로
- $E=0$ 일 때만 출력이 동작

입력			출력			
E	B	A	Y_3	Y_2	Y_1	Y_0
1	×	×	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1

$$Y_0 = \overline{\overline{E}BA} \quad Y_1 = \overline{\overline{E}B\overline{A}}$$

$$Y_2 = \overline{\overline{E}B\overline{A}} \quad Y_3 = \overline{\overline{E}BA}$$


진리표와 논리식



회로도

□ IC 74139 구성도

- 인에이블 단자를 갖는 2×4 디코더를 두 개 가지고 있는 IC



IC 74139 핀 배치도

03. 디코더

3×8 디코더

3 3×8 디코더


- 3개의 입력에 따라서 8개의 출력 중 하나가 선택

입력			출력							
C	B	A	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

$$Y_0 = \overline{C}\overline{B}\overline{A}, \quad Y_1 = \overline{C}\overline{B}A, \quad Y_2 = \overline{C}B\overline{A}, \quad Y_3 = \overline{C}BA$$

$$Y_4 = C\overline{B}\overline{A}, \quad Y_5 = C\overline{B}A, \quad Y_6 = CB\overline{A}, \quad Y_7 = CBA$$

진리표와 논리식



회로도

IC 74138 (3×8 디코더)

- 3개의 입력에 따라서 8개의 출력 중 하나가 선택
- 세 개의 인에이블 단자를 가지고 있음

active-low


논리회로의 출력이 활성화 되었을 때 Low이거나 활성화되기 위하여 필요한 입력이 Low인 것.

IC 74138 진리표


[illegible]

03. 디코더

3×8 디코더



IC 74138 내부 회로도




IC 74138 핀 배치도

예제 7-3

지하1층, 지상7층으로 이루어진 8층 건물에 설치된 엘리베이터에서 현재 층을 가리키는 램프 (lamp)를 켜주는 회로를 구성하려고 한다. 엘리베이터가 위치한 층을 표시하는 디스플레이는 B, 1, 2, 3, 4, 5, 6, 7로 배열된 글자판이 있으며, 각 글자 뒤에 있는 램프가 켜지면 해당 글자판이 밝게 비추어져 층을 표시한다고 가정한다. 또한 회로의 입력으로는 각 층의 센서로부터 해당 층을 나타내는 3비트 2진수(000 : 지하층, 001 : 1층, 010 : 2층, 011 : 3층, 100 : 4층, 101 : 5층, 110 : 6층, 111 : 7층)가 입력된다고 가정한다.

풀이 그림과 같이 현재의 엘리베이터 위치를 나타내는 2진수를 3×8 디코더로 입력시킨다. 그리고 디코더의 Y_0 출력을 디스플레이의 글자 B 뒤에 위치한 램프에 연결한다. 마찬가지로 Y_1 은 1, Y_2 는 2, Y_3 은 3, Y_4 는 4, Y_5 는 5, Y_6 은 6, Y_7 은 7로 연결하면 된다. 예를 들어, 엘리베이터가 5층에 있으면 3×8 디코더의 입력으로 101이 들어오고, 디코더의 출력 Y_5 만이 인에이블 되어 5층이 표시된다.



4 4×16 디코더

<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>Y</i> ₁₅	<i>Y</i> ₁₄	<i>Y</i> ₁₃	<i>Y</i> ₁₂	<i>Y</i> ₁₁	<i>Y</i> ₁₀	<i>Y</i> ₉	<i>Y</i> ₈	<i>Y</i> ₇	<i>Y</i> ₆	<i>Y</i> ₅	<i>Y</i> ₄	<i>Y</i> ₃	<i>Y</i> ₂	<i>Y</i> ₁	<i>Y</i> ₀
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
0	1	1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
1	0	1	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
1	1	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0


4×16 디코더 진리표

03. 디코더

4×16 디코더

□ 2개의 3×8 디코더로 4×16 디코더를 구성


$D=0$	상위 디코더만 enable되어 출력은 $Y_0 \sim Y_7$ 중의 하나가 1로 되고, 하위 디코더 출력들은 모두 0이 된다.
$D=1$	하위 디코더만 enable 되어 출력은 $Y_8 \sim Y_{15}$ 중의 하나가 1로 되고, 상위 디코더 출력들은 모두 0이 된다.




03. 디코더

4×16 디코더

IC 74154



IC 74154 회로도



IC 74154 핀 배치도


03. 디코더

4×16 디코더

□ 2×4 디코더 5개를 이용한 4×16 디코더


<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>Y</i> ₁₅	<i>Y</i> ₁₄	<i>Y</i> ₁₃	<i>Y</i> ₁₂	<i>Y</i> ₁₁	<i>Y</i> ₁₀	<i>Y</i> ₉	<i>Y</i> ₈	<i>Y</i> ₇	<i>Y</i> ₆	<i>Y</i> ₅	<i>Y</i> ₄	<i>Y</i> ₃	<i>Y</i> ₂	<i>Y</i> ₁	<i>Y</i> ₀
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
0	1	1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
1	0	1	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
1	1	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

4×16 디코더 진리표




5 디코더를 이용한 조합논리회로

- 3×8 디코더를 이용하는 경우



3×8 디코더 출력




3×8 디코더 반전출력

03. 디코더


디코더를 이용한 조합논리회로

- 3×8 디코더를 이용하는 경우의 예(SOP 논리식)



$$F_1(A, B, C) = \sum m(1, 2, 4, 5)$$

$$F_2(A, B, C) = \sum m(1, 5, 7)$$




$$F_1(A, B, C) = \sum m(2, 5, 6)$$

$$F_2(A, B, C) = \sum m(0, 7)$$

03. 디코더


디코더를 이용한 조합논리회로

- 3×8 디코더를 이용하는 경우의 예 (POS 논리식)



$$F_1(A, B, C) = \prod M(2, 7)$$

$$F_2(A, B, C) = \prod M(0, 5, 7)$$



$$F_1(A, B, C) = \prod M(0, 3, 5)$$

$$F_2(A, B, C) = \prod M(2, 3, 4)$$

03. 디코더


디코더를 이용한 조합논리회로

예제 7-4 3×8 디코더인 74138 IC와 게이트를 이용하여 전가산기를 구성하여라.

풀이

$$S(A, B, C_{in}) = \sum m(1, 2, 4, 7)$$


$$C_o(A, B, C_{in}) = \sum m(3, 5, 6, 7)$$




End of Example

6 BCD-7-세그먼트 디코더

- 7 세그먼트 : 숫자 표시 전용 장치



7-세그먼트 구성



7-세그먼트와 디코더의 연결

0	1	2	3	4	5	6	7	8	9

7-세그먼트의 숫자 표시

7-세그먼트 디코더 진리표

입력				출력						
D	C	B	A	$\bar{a}$	$\bar{b}$	$\bar{c}$	$\bar{d}$	$\bar{e}$	$\bar{f}$	$\bar{g}$
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	1	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	1	1	0	0
1	0	1	0	x	x	x	x	x	x	x
1	0	1	1	x	x	x	x	x	x	x
1	1	0	0	x	x	x	x	x	x	x
1	1	0	1	x	x	x	x	x	x	x
1	1	1	0	x	x	x	x	x	x	x
1	1	1	1	x	x	x	x	x	x	x

03. 디코더

BCD-7-세그먼트 디코더

DC \ BA	00	01	11	10
00		1		
01	1			1
11	x	x	x	x
10			x	x

$$\bar{a} = \overline{DCBA} + C\bar{A}$$

DC \ BA	00	01	11	10
00				
01		1		1
11	x	x	x	x
10			x	x

$$\bar{b} = C\bar{B}A + CB\bar{A} = C(B \oplus A)$$

DC \ BA	00	01	11	10
00				1
01				
11	x	x	x	x
10			x	x

$$\bar{c} = \overline{CB\bar{A}}$$

DC \ BA	00	01	11	10
00		1		
01	1		1	
11	x	x	x	x
10		1	x	x

$$\bar{d} = \overline{CBA} + \overline{CB\bar{A}} + CBA$$

DC \ BA	00	01	11	10
00		1	1	
01	1	1	1	
11	x	x	x	x
10		1	x	x

$$\bar{e} = A + C\bar{B}$$


DC \ BA	00	01	11	10
00		1	1	1
01			1	
11	x	x	x	x
10			x	x

$$\bar{f} = BA + \overline{CB} + \overline{DC}A$$

카르노 맵

03. 디코더

BCD-7-세그먼트 디코더




BA		00	01	11	10
DC	00	1	1		
	01			1	
	11	x	x	x	x
	10			x	x

$$\overline{g} = \overline{D}\overline{C}\overline{B} + CBA$$

회로도

□ 7447

- 일반적으로 사용되는 7-세그먼트 디코더
- Active low로 동작
- 7446은 6과 9의 글자 모양만 다르고 나머지는 7447과 동일함




IC 7447 핀 배치도

7447 진리표

10진값 또는 기능	입력							출력						
	$\overline{LT}$	$\overline{RBI}$	D	C	B	A	$\frac{BI}{RBO}$	$\overline{a}$	$\overline{b}$	$\overline{c}$	$\overline{d}$	$\overline{e}$	$\overline{f}$	$\overline{g}$
0	1	1	0	0	0	0	1	0	0	0	0	0	0	1
1	1	×	0	0	0	1	1	1	0	0	1	1	1	1
2	1	×	0	0	1	0	1	0	0	1	0	0	1	0
3	1	×	0	0	1	1	1	0	0	0	0	1	1	0
4	1	×	0	1	0	0	1	1	0	0	1	1	0	0
5	1	×	0	1	0	1	1	0	1	0	0	1	0	0
6	1	×	0	1	1	0	1	1	1	0	0	0	0	0
7	1	×	0	1	1	1	1	0	0	0	1	1	1	1
8	1	×	1	0	0	0	1	0	0	0	0	0	0	0
9	1	×	1	0	0	1	1	0	0	0	1	1	0	0
10	1	×	1	0	1	0	1	1	1	1	0	0	1	0
11	1	×	1	0	1	1	1	1	1	0	0	1	1	0
12	1	×	1	1	0	0	1	1	0	1	1	1	0	0
13	1	×	1	1	0	1	1	0	1	1	0	1	0	0
14	1	×	1	1	1	0	1	1	1	1	0	0	0	0
15	1	×	1	1	1	1	1	1	1	1	1	1	1	1
$\overline{BI}$	×	×	×	×	×	×	0	1	1	1	1	1	1	1
$\overline{RBI}$	1	0	0	0	0	0	0	1	1	1	1	1	1	1
$\overline{LT}$	0	×	×	×	×	×	1	0	0	0	0	0	0	0


0	1	2	3	4	5	6	7
							
8	9	10	11	12	13	14	15
							

7447의 LED 점등 패턴도



03. 디코더

BCD-7-세그먼트 디코더




7447을 이용한 7-세그먼트 구동 회로 예

03. 디코더



BCD-7-세그먼트 디코더

□ 7-세그먼트 공통 회로

캐소드 공통



애노드 공통




common anode 7-segment LEDs

전류 제한 저항을 사용한 7-세그먼트 회로의 예

03. 디코더

BCD-7-세그먼트 디코더



7-세그먼트의 LT, RBI, BI/RBO 사용 예

04. 인코더

2×1 인코더

- 인코더(encoder)는 디코더의 반대기능을 수행하는 장치로써, 2^n 개의 입력신호로부터 n 개의 출력신호를 만든다.
- 인코더의 역할은 2^n 개중 활성화된 하나의 1비트입력 신호를 받아서 그 숫자에 해당하는 n 비트 2진 정보를 출력한다.


1 2×1 인코더

- 입력의 신호에 따라 2개의 2진 조합으로 출력된다.

입력		출력
D_1	D_0	B_0
0	1	0
1	0	1

$$B_0 = D_1$$

진리표와 논리식



회로도


2 4×2 인코더

- 입력의 신호에 따라 2개의 2진 조합으로 출력된다.

입력				출력	
D_3	D_2	D_1	D_0	B_1	B_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

$$B_1 = D_2 + D_3, \quad B_0 = D_1 + D_3$$

진리표와 논리식



회로도

3 8×3 인코더

- 8($=2^3$)개의 입력과 3개의 출력을 가지며, 입력의 신호에 따라 3개의 2진 조합으로 출력


입력								출력		
D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	B_2	B_1	B_0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

$$B_2 = D_4 + D_5 + D_6 + D_7$$

$$B_1 = D_2 + D_3 + D_6 + D_7$$

$$B_0 = D_1 + D_3 + D_5 + D_7$$

진리표와 논리식



회로도

4 8×3 우선순위 인코더

- 우선순위 인코더(priority encoder)는 입력에 우선순위를 정하여 여러 개의 입력이 있을 때 우선순위가 높은 입력 값에 해당되는 출력신호를 만들어 내는 회로


입력								출력		
D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	B_2	B_1	B_0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	×	0	0	1
0	0	0	0	0	1	×	×	0	1	0
0	0	0	0	1	×	×	×	0	1	1
0	0	0	1	×	×	×	×	1	0	0
0	0	1	×	×	×	×	×	1	0	1
0	1	×	×	×	×	×	×	1	1	0
1	×	×	×	×	×	×	×	1	1	1

$$B_2 = D_7 + D_6 + D_5 + D_4$$

$$B_1 = D_7 + D_6 + \bar{D}_5 \bar{D}_4 D_3 + \bar{D}_5 \bar{D}_4 D_2$$

$$B_0 = D_7 + \bar{D}_6 D_5 + \bar{D}_6 \bar{D}_4 D_3 + \bar{D}_6 \bar{D}_4 \bar{D}_2 D_1$$

진리표와 논리식



회로도

5 인코더 IC



74158

- 2×1 인코더/멀티플렉서가 4개 내장

진리표

입력		출력
S	E	Y
$\times$	1	1
0	0	$\overline{A}$
1	0	$\overline{B}$

핀 배치도



회로도

□ 74148 (8×3 우선순위 인코더)


- 8개의 논리반전 입력(0-7)과 3개의 논리반전 출력을 가지는 우선순위 인코더이다. 가장 우선순위가 높은 것은 7번이다.
- *GS*는 데이터 입력 중의 하나가 0이고 *EI*가 0일 때만 0이 된다.
- *EI*와 *EO*는 74148을 여러 개 연결할 때 사용

입력									출력				
<i>EI</i>	7	6	5	4	3	2	1	0	<i>A2</i>	<i>A1</i>	<i>A0</i>	<i>GS</i>	<i>EO</i>
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	0	×	×	×	×	×	×	×	0	0	0	0	1
0	1	0	×	×	×	×	×	×	0	0	1	0	1
0	1	1	0	×	×	×	×	×	0	1	0	0	1
0	1	1	1	0	×	×	×	×	0	1	1	0	1
0	1	1	1	1	0	×	×	×	1	0	0	0	1
0	1	1	1	1	1	0	×	×	1	0	1	0	1
0	1	1	1	1	1	1	0	×	1	1	0	0	1
0	1	1	1	1	1	1	1	0	1	1	1	0	1


진리표

04. 인코더

인코더 IC



IC 74148 핀 배치도




회로도

예제 7-5

8×3 우선순위 인코더 IC 74148 두 개를 사용하여 16×4 우선순위 인코더를 구성하여라.

풀이

하위 인코더(IC1)의 *EI*와 상위 인코더(IC2)의 *EO*를 연결하고, 대응하는 출력선들을 네거티브 OR 하여 16×4 인코더로 확장할 수 있다. 출력은 active-high이다.



74148을 이용한 16×4 우선순위 인코더의 진리표

입력																출력			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	A3	A2	A1	A0
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	1	1
1	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	1	0
1	1	0	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	0	1
1	1	1	0	x	x	x	x	x	x	x	x	x	x	x	x	1	1	0	0
1	1	1	1	0	x	x	x	x	x	x	x	x	x	x	x	1	0	1	1
1	1	1	1	1	0	x	x	x	x	x	x	x	x	x	x	1	0	1	0
1	1	1	1	1	1	0	x	x	x	x	x	x	x	x	x	1	0	0	1
1	1	1	1	1	1	1	0	x	x	x	x	x	x	x	x	1	0	0	0
1	1	1	1	1	1	1	1	0	x	x	x	x	x	x	x	0	1	1	1
1	1	1	1	1	1	1	1	1	0	x	x	x	x	x	x	0	1	1	0
1	1	1	1	1	1	1	1	1	1	0	x	x	x	x	x	0	1	0	1
1	1	1	1	1	1	1	1	1	1	1	0	x	x	x	x	0	1	0	0
1	1	1	1	1	1	1	1	1	1	1	1	0	x	x	x	0	0	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	0	x	x	0	0	1	0
1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	x	0	0	0	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0



6 10진-BCD 우선순위 인코더

입력									출력			
I_9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	$\bar{Y}_3$	$\bar{Y}_2$	$\bar{Y}_1$	$\bar{Y}_0$
1	1	1	1	1	1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1	0	1	1	1	0
1	1	1	1	1	1	1	0	x	1	1	0	1
1	1	1	1	1	1	0	x	x	1	1	0	0
1	1	1	1	1	0	x	x	x	1	0	1	1
1	1	1	1	0	x	x	x	x	1	0	1	0
1	1	1	0	x	x	x	x	x	1	0	0	1
1	1	0	x	x	x	x	x	x	1	0	0	0
1	0	x	x	x	x	x	x	x	0	1	1	1
0	x	x	x	x	x	x	x	x	0	1	1	0

진리표

04. 인코더

10진-BCD 우선순위 인코더



IC 74147 핀 배치도


IC 74147 회로도

04. 인코더


10진-BCD 우선순위 인코더

□ IC 74147을 이용한 키보드 인코더

- 키가 눌려지면 입력이 접지되어 대응되는 인코더 입력단에 Low가 공급된다. 0 이외의 키들 중 아무것도 누르지 않았을 때에는 BCD 코드 0이 출력되므로 0키는 별도로 연결하지 않아도 된다



- 멀티플렉서(multiplexer or selector)는 여러 개의 입력선들 중에서 하나를 선택하여 출력선에 연결하는 조합논리회로이다. 선택선들의 값에 따라서 특별한 입력선이 선택된다.
- 멀티플렉서는 많은 입력들 중 하나를 선택하여 선택된 입력선의 2진 정보를 출력선에 넘겨주기 때문에 **데이터 선택기**(data selector)라 부르기도 한다.
- 디멀티플렉서는 정보를 한 선으로 받아서 2^n 개의 가능한 출력 선들 중 하나를 선택하여, 받은 정보를 전송하는 회로다. **데이터 분배기**(data distributor)라고도 한다. 디멀티플렉서는 n 개의 선택선(selection line)의 값에 의해 하나의 출력선이 선택된다.



멀티플렉서와 디멀티플렉서의 역할

1 2×1 멀티플렉서


- 2(=2¹)개의 입력중의 하나를 선택선 S 에 입력된 값에 따라서 출력으로 보내주는 조합회로

선택선	출력
S	F
0	D_0
1	D_1

진리표

$$F = \bar{S}D_0 + SD_1$$

논리식



회로도

2 4×1 멀티플렉서


- 4(=2²)개의 입력중의 하나를 선택선 S_1 과 S_0 에 입력된 값에 따라서 출력으로 보내주는 조합회로

선택선		출력
S_1	S_0	F
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

진리표

$$F = \overline{S_1}\overline{S_0}D_0 + \overline{S_1}S_0D_1 + S_1\overline{S_0}D_2 + S_1S_0D_3$$

논리식



회로도

05. 멀티플렉서

8×1 멀티플렉서


3 8×1 멀티플렉서

- 8(=2³)개의 입력중의 하나를 출력으로 보내주는 조합논리회로

선택선			출력
S_2	S_1	S_0	F
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3
1	0	0	D_4
1	0	1	D_5
1	1	0	D_6
1	1	1	D_7

진리표

회로도




논리식 $F = \overline{S_2}\overline{S_1}\overline{S_0}D_0 + \overline{S_2}\overline{S_1}S_0D_1 + \overline{S_2}S_1\overline{S_0}D_2 + \overline{S_2}S_1S_0D_3 + S_2\overline{S_1}\overline{S_0}D_4 + S_2\overline{S_1}S_0D_5 + S_2S_1\overline{S_0}D_6 + S_2S_1S_0D_7$

05. 멀티플렉서


8×1 멀티플렉서

□ 4×1 멀티플렉서 5개를 이용한 16×1 멀티플렉서



4 멀티플렉서 IC

74150(16×1 멀티플렉서)




핀 배치도

진리표

입력					출력
Select				Strobe	W
D	C	B	A	S	
×	×	×	×	1	1
0	0	0	0	0	$\overline{E0}$
0	0	0	1	0	$\overline{E1}$
0	0	1	0	0	$\overline{E2}$
0	0	1	1	0	$\overline{E3}$
0	1	0	0	0	$\overline{E4}$
0	1	0	1	0	$\overline{E5}$
0	1	1	0	0	$\overline{E6}$
0	1	1	1	0	$\overline{E7}$
1	0	0	0	0	$\overline{E8}$
1	0	0	1	0	$\overline{E9}$
1	0	1	0	0	$\overline{E10}$
1	0	1	1	0	$\overline{E11}$
1	1	0	0	0	$\overline{E12}$
1	1	0	1	0	$\overline{E13}$
1	1	1	0	0	$\overline{E14}$
1	1	1	1	0	$\overline{E15}$

05. 멀티플렉서

멀티플렉서 IC



회로도


05. 멀티플렉서

□ 74153(4×1 인코더)


- 입력 C_0, C_1, C_2, C_3 중 한 개를 선택선 입력 A, B 에 따라서 출력으로 보내주는 4×1 멀티플렉서 2개 내장

입력			출력 Y
Select B	A	Strobe G	
×	×	1	0
0	0	0	C_0
0	1	0	C_1
1	0	0	C_2
1	1	0	C_3

진리표



핀 배치도




회로도

예제 7-6

[그림 7-50](b)의 멀티플렉서에 그림과 같은 데이터 입력(D_3, D_2, D_1, D_0)과 데이터 선택(S_1, S_0)파형을 입력하였다. 출력 F 의 파형을 그려보시오.

풀이



05. 멀티플렉서

멀티플렉서를 이용한 조합회로 구현


5 멀티플렉서를 이용한 조합회로 구현

□ $F(A,B,C) = \sum m(0, 1, 5, 7)$ 를 8×1 멀티플렉서로 구현하는 경우

- 3개의 선택선을 입력 A, B, C 로 사용

입력			출력
A	B	C	F
0	0	0	1 (D_0)
0	0	1	1 (D_1)
0	1	0	0 (D_2)
0	1	1	0 (D_3)
1	0	0	0 (D_4)
1	0	1	1 (D_5)
1	1	0	0 (D_6)
1	1	1	1 (D_7)

진리표



회로도

05. 멀티플렉서


멀티플렉서를 이용한 조합회로 구현

□ $F(A, B, C) = \sum m(0, 1, 5, 7)$ 를 4×1 멀티플렉서로 구현하는 경우

- A, B 는 선택선으로 C 는 D_0, D_1, D_2, D_3 을 조합하여 사용

입력			출력	
A	B	C	F	
0	0	0	$D_0=1$	1
		1		1
0	1	0	$D_1=0$	0
		1		0
1	0	0	$D_2=C$	0
		1		1
1	1	0	$D_3=C$	0
		1		1

진리표



회로도

05. 멀티플렉서

멀티플렉서를 이용한 조합회로 구현

예제 7-7


$F(A,B,C) = A + B\bar{C}$ 를 8×1 및 4×1 멀티플렉서로 설계하여라.

풀이 • 3개의 선택선을 입력 A, B, C 로 사용하고, 없어진 항을 복구하여 사용

$$\begin{aligned} F(A,B,C) &= A(B + \bar{B})(C + \bar{C}) + (A + \bar{A})B\bar{C} \\ &= ABC + ABC\bar{C} + A\bar{B}C + A\bar{B}\bar{C} + A\bar{B}C + \bar{A}B\bar{C} \\ &= ABC + ABC\bar{C} + A\bar{B}C + A\bar{B}\bar{C} + \bar{A}B\bar{C} \\ &= m_7 + m_6 + m_5 + m_4 + m_2 = \sum m(2,4,5,6,7) \end{aligned}$$

입력			출력
A	B	C	F
0	0	0	0 (D_0)
0	0	1	0 (D_1)
0	1	0	1 (D_2)
0	1	1	0 (D_3)
1	0	0	1 (D_4)
1	0	1	1 (D_5)
1	1	0	1 (D_6)
1	1	1	1 (D_7)

진리표



회로도

05. 멀티플렉서


멀티플렉서를 이용한 조합회로 구현

- A, B 는 선택선으로 C 는 D_0, D_1, D_2, D_3 을 조합하여 사용

$$\begin{aligned} F(A, B, C) &= A(B + \bar{B})(C + \bar{C}) + (A + \bar{A})B\bar{C} \\ &= m_7 + m_6 + m_5 + m_4 + m_2 = \sum (2, 4, 5, 6, 7) \end{aligned}$$

입력			출력	
A	B	C	F	
0	0	0	$D_0 = 0$	0
		1		0
0	1	0	$D_1 = \bar{C}$	1
		1		0
1	0	0	$D_2 = 1$	1
		1		1
1	1	0	$D_3 = 1$	1
		1		1


진리표




회로도

End of Example

- 1개의 인에이블 입력을 가지고 있는 디코더는 디멀티플렉서로서의 기능을 수행
- 디멀티플렉서는 정보를 한 선으로 받아서 2^n 개의 가능한 출력 선들 중 하나를 선택하여, 받은 정보를 전송하는 회로이다. 디멀티플렉서는 n 개의 선택선(selection line)들을 이용하여 출력을 제어



2x4 디코더



1x4 디멀티플렉서

06. 디멀티플렉서

□ IC 74138을 디멀티플렉서로 사용하는 경우

- 74138의 인에이블(G_1)을 데이터 입력으로 사용하고 A, B, C 를 선택선으로 사용하면 G_1 의 부정이 출력된다.

입력			출력							
C	B	A	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	1	1	1	1	1	1	1	$\overline{G_1}$
0	0	1	1	1	1	1	1	1	$\overline{G_1}$	1
0	1	0	1	1	1	1	1	$\overline{G_1}$	1	1
0	1	1	1	1	1	1	$\overline{G_1}$	1	1	1
1	0	0	1	1	1	$\overline{G_1}$	1	1	1	1
1	0	1	1	1	$\overline{G_1}$	1	1	1	1	1
1	1	0	1	$\overline{G_1}$	1	1	1	1	1	1
1	1	1	$\overline{G_1}$	1	1	1	1	1	1	1

IC 74138을 디멀티플렉서로 사용할 때 진리표

- 74154 IC를 디멀티플렉서로 사용할 때는 G_1 과 G_2 가 데이터 선이 되고 A, B, C, D 가 선택선이 된다.


06. 디멀티플렉서

디멀티플렉서

예제 7-8

[그림 7-57](b)의 1×4 디멀티플렉서에 그림과 같은 데이터 입력파형(E)과 데이터 선택(S_1, S_0)파형을 입력하였다. 출력 Y_3, Y_2, Y_1, Y_0 의 파형을 그려보시오.

풀이



End of Example

1 2진 코드-그레이 코드 변환

2진 코드-그레이 코드 변환 진리표

2진 코드(입력) $B_3 B_2 B_1 B_0$	그레이 코드(출력) $G_3 G_2 G_1 G_0$	2진 코드(입력) $B_3 B_2 B_1 B_0$	그레이 코드(출력) $G_3 G_2 G_1 G_0$
0 0 0 0	0 0 0 0	1 0 0 0	1 1 0 0
0 0 0 1	0 0 0 1	1 0 0 1	1 1 0 1
0 0 1 0	0 0 1 1	1 0 1 0	1 1 1 1
0 0 1 1	0 0 1 0	1 0 1 1	1 1 1 0
0 1 0 0	0 1 1 0	1 1 0 0	1 0 1 0
0 1 0 1	0 1 1 1	1 1 0 1	1 0 1 1
0 1 1 0	0 1 0 1	1 1 1 0	1 0 0 1
0 1 1 1	0 1 0 0	1 1 1 1	1 0 0 0

07. 코드 변환기

2진 코드-그레이 코드 변환

$B_1B_0 \backslash B_3B_2$	00	01	11	10
00				
01				
11	1	1	1	1
10	1	1	1	1

$$G_3 = B_3$$

$B_1B_0 \backslash B_3B_2$	00	01	11	10
00		1		1
01		1		1
11		1		1
10		1		1

$$G_0 = \bar{B}_1B_0 + B_1\bar{B}_0 = B_1 \oplus B_0$$


카르노 맵

$B_1B_0 \backslash B_3B_2$	00	01	11	10
00				
01	1	1	1	1
11				
10	1	1	1	1

$$G_2 = \bar{B}_3B_2 + B_3\bar{B}_2 = B_3 \oplus B_2$$

$B_1B_0 \backslash B_3B_2$	00	01	11	10
00			1	1
01	1	1		
11	1	1		
10			1	1

$$G_1 = \bar{B}_2B_1 + B_2\bar{B}_1 = B_2 \oplus B_1$$



회로도

그레이 코드- 2진 코드 변환

그레이 코드-2진 코드 변환 진리표

[illegible]

07. 코드 변환기

그레이 코드- 2진 코드 변환

G_1G_0 G_3G_2	00	01	11	10
00				
01				
11	1	1	1	1
10	1	1	1	1

$$B_3 = G_3$$

G_1G_0 G_3G_2	00	01	11	10
00				
01	1	1	1	1
11				
10	1	1	1	1

$$B_2 = \bar{G}_3G_2 + G_3\bar{G}_2 = G_3 \oplus G_2$$


G_1G_0 G_3G_2	00	01	11	10
00			1	1
01	1	1		
11			1	1
10	1	1		

$$B_1 = G_3 \oplus G_2 \oplus G_1 = B_2 \oplus G_1$$

G_1G_0 G_3G_2	00	01	11	10
00		1		1
01	1		1	
11		1		1
10	1		1	

$$B_0 = G_3 \oplus G_2 \oplus G_1 \oplus G_0 = B_1 \oplus G_0$$

카르노 맵



회로도

3 BCD 코드 - 3초과 코드 변환

- BCD는 10개의 숫자만 가지므로 1010 이후의 6개의 코드는 BCD에 존재하지 않는 코드이며, 입력으로서 사용될 수 없기 때문에 무관항으로 처리한다.

BCD 코드(입력)				3초과 코드(출력)			
B_3	B_2	B_1	B_0	E_3	E_2	E_1	E_0
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0
1	0	1	0	x	x	x	x
1	0	1	1	x	x	x	x
1	1	0	0	x	x	x	x
1	1	0	1	x	x	x	x
1	1	1	0	x	x	x	x
1	1	1	1	x	x	x	x

진리표

07. 코드 변환기

BCD 코드 - 3초과 코드 변환

카르노 맵

B_1B_0 B_3B_2	00	01	11	10
00				
01		1	1	1
11	x	x	x	x
10	1	1	x	x

$$E_3 = B_3 + B_2B_1 + B_2B_0$$

B_1B_0 B_3B_2	00	01	11	10
00		1	1	1
01	1			
11	x	x	x	x
10		1	x	x


$$E_2 = \bar{B}_2B_1 + \bar{B}_2B_0 + B_2\bar{B}_1\bar{B}_0$$

B_1B_0 B_3B_2	00	01	11	10
00	1		1	
01	1		1	
11	x	x	x	x
10	1		x	x

$$E_1 = \bar{B}_1\bar{B}_0 + B_1B_0 = \overline{B_1 \oplus B_0}$$


B_1B_0 B_3B_2	00	01	11	10
00	1			1
01	1			1
11	x	x	x	x
10	1		x	x

$$E_0 = \bar{B}_0$$




회로도


□ 8비트 짝수/홀수 패리티 발생 회로



짝수 패리티 발생 회로



홀수 패리티 발생 회로




8비트 직렬회로에서의 짝수/홀수 패리티 발생

08. 패리티 발생기/검출기


패리티 발생기/검출기

IC 74280

- 9비트 홀수/짝수 패리티 발생과 검출



핀 배치도




IC 74280 회로도

08. 패리티 발생기/검출기

패리티 발생기/검출기

□ 9비트 패리티 발생기/검출기(IC 74280)



High인 입력(A~I)의 개수	출력	
	$\Sigma EVEN$	ΣODD
짝수 개(0, 2, 4, 6, 8)	H	L
홀수 개(1, 3, 5, 7, 9)	L	H

패리티 발생기	• 짝수 패리티 발생기로 동작 : ΣODD 출력을 패리티 비트로 사용 • 홀수 패리티 발생기로 동작 : $\Sigma EVEN$ 출력을 패리티 비트로 사용
패리티 검출기	• 입력 중 1의 개수가 짝수이면 $\Sigma EVEN$ 출력이 High • 입력 중 1의 개수가 홀수이면 ΣODD 출력은 High

08. 패리티 발생기/검출기


패리티 발생기/검출기

예제 7-9

74280을 8비트 홀수 패리티 발생기(7개의 데이터 비트와 1개의 패리티 비트)로 사용하려고 한다. 7비트 입력 데이터 1010110에 대하여 패리티 비트를 생성하는 구성도를 그려 보시오.

풀이

입력 $A \sim G$ 에 데이터 1010110을 연결하고 입력 H 와 I 는 출력에 영향을 미치지 않도록 접지 (GND)에 연결한다.



End of Example